PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-353156

(43) Date of publication of application: 24.12.1999

(51)Int.CI.

GO6F

(21)Application number: 10-160204

(71)Applicant: HITACHI LTD

(22)Date of filing:

09.06.1998

(72)Inventor: EBATA ATSUSHI

YAMAMOTO MICHITAKA

KATO TAKESHI

(54) CARRY SIGNAL GENERATING CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To make an adder fast by shortening the total carry signal generation time including precedent and trailing stages as to a precedent-stage circuit and a trailing-stage circuit which constitute the carry signal generating circuit by precedently processing part of logical operation of the trailing-stage circuit by the precedent-stage circuit. SOLUTION: When carry signals for 4-bit binary data a0a1a2a3 and binary data b0b1b2b3 are generated, a signal p0 represented as p0=a0+b0, a signal Hi, i+1 represented as Hi, i+1=ai.bi+ai+1 (i=0, 2), and a signal I1.2 represented as I1, 2=(a1+b1).(a2+b2) are generated. Their signal processings can be carried out in parallel. Then those signals p0, Hi, i+1, and I1, 2 are used to generate a 4-bit carry signal C4bit represented as C4bit=p0.(H0, 1+I1, 2+H2, 3). Consequently, the number of NMOS transistors which are stacked and connected longitudinally is decreased to shorten the circuit operation time.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-353156

(43)公開日 平成11年(1999)12月24日

(51) Int.Cl.⁶

G06F 7/50

識別記号

FΙ

G06F 7/50

G

審査請求 未請求 請求項の数4 OL (全 9 頁)

(21)出願番号

特願平10-160204

(22)出顧日

平成10年(1998) 6月9日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 江端 淳

東京都国分寺市東茲ケ窪一丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 山本 通敬

神奈川県秦野市堀山下1番地 株式会社日

立製作所汎用コンピュータ事業部内

(72)発明者 加藤 猛

東京都国分寺市東恋ケ窪一丁目280番地

株式会社日立製作所中央研究所内


(74)代理人 弁理士 小川 勝男

(54) 【発明の名称】 桁上げ信号生成回路

(57)【 要約】

【 課題】加算器の桁上げ信号を生成する論理回路の高速 化をはかる。

【解決手段】4 ビットの2 進データa; とb; の桁上げ信号生成回路を例題として、前段回路群により信号 p_0 0 = a_0 + b_0 と信号 $H_{i,i+1}$ = a_i · b_i + a_{i+1} · b_{i+1} (i_0 = 0 , 2) と信号 $I_{1,2}$ = $(a_1$ + b_1) · $(a_2$ + b_2) を生成し、これらから後段回路により桁上げ信号 C^{4bit} = p_0 · $(H_{0,1}$ + $I_{1,2}$ · $H_{2,3}$) を生成する。



【 特許請求の範囲】

【 請求項1 】 4 ビット の2 進データa o a i a 2 a 3と 2 進データb 0 b 1 b 2 b 3との加算器の桁上げ信号生 成回路において、ブール代数式a o+b oで表される信号 p o を生成する回路と、ブール代数式a ; · b ; +a ; +ı · b ; + 1 (i = 0 , 2) で表される信号H ; , ; + 1を生成 する回路と、ブール代数式(a 1+b 1)・(a 2+b 2) で 表される信号I 1.2を生成する回路と、ブール代数式p 0 ·(Ho, 1+I 1, 2· H2, 3) で表される4 ビットの桁上げ 信号を生成する回路とを有することを特徴とする桁上げ 10 信号生成回路。

【 請求項2】4 ビットの2 進データaoaia2a ₃と 2 進データb o b i b 2 b 3との加算器の桁上げ信号生 成回路において、前記データの反転信号a oB b 1B b 2Bb3Bとb0Bb1Bb2Bb3Bとにより、ブール 代数式a oB・b oB で表される信号p oBを生成する回 路と、ブール代数式(a;B+b;B)・(a;+iB+b i+iB)(i=0,2)で表される信号Hi,i+iB を生 成する回路と、ブール代数式a 1B・b 1B +a 2B・b 2 Bで表される信号I 1.2B を生成する回路と、ブール代 20 数式p 0B +Ho, 1B・(I1, 2B +H2, 3B) で表される 4 ビット の桁上げ信号の反転信号を生成する回路とを有 することを特徴とする桁上げ信号生成回路。

【請求項3】請求項1または請求項2記載の桁上げ信号 生成回路において、前記ブール代数式で表わされる回路 をCMOSドミノ論理回路により構成したことを特徴と する桁上げ信号生成回路。

【 請求項4 】n ビット(n は4 以上の整数) の2 進デー タao aı a 2 a 3…a nと2 進データb o b 1 b 2 b 3 …b』の加算器の桁上げ信号生成回路において、上記桁 上げ信号生成回路を請求項1または請求項2記載の4ビ ット 桁上げ信号生成回路に基づいて構成したことを特徴 とする桁上げ信号生成回路。

【発明の詳細な説明】

[0001]

[0006]

 $g_{j} = a_{j} \cdot b_{j} (j = 0, 1, 2, 3)$...(1) $p_j = a_j + b_j (j = 0, 1, 2, 3)$...(2)

 $C^{4bit} = g_0 + p_0g_1 + p_0p_1g_2 + p_0p_1p_2g_3$

 $=g_0+p_0\cdot (g_1+p_1\cdot (g_2+p_2\cdot g_3))$...(3)

回路を用いて生成することにより高速化を図っている。 【 0007】図9は生成信号g; を生成するドミノ回 路、図10は伝搬信号p; を生成するドミノ回路、図1 1 は桁上げ信号C 4bi いを生成するドミノ回路を示す。 【 0008】 図9 において、301 はクロック信号CK が入力されるプリチャージ用 PMOSトランジスタ、304 はCMOSインバータである。NMOSトランジスタ3 O2,303にはデータajとbjが入力されている。ク ロック信号CKが論理値1のとき、データa;とb;の論 理積である生成信号g; がインバータ304を介して出 50 一夕314を介して出力される。

*【 発明の属する技術分野】本発明は、データ信号加算器 の桁上げ先見を行う 論理回路に係り、特に桁上げ信号生 成の高速化に好適なCMOS論理回路に関する。

[0002]

【 従来の技術】マイクロプロセッサやデジタル信号処理 プロセッサ等の情報処理装置に用いられる論理回路の中 で、加算器は最も基本的な構成要素の一つである。多く の場合に加算器が情報処理装置の動作速度を決めている ため、その高速化が強く求められている。

【0003】多ビット加算器の信号処理速度は桁上げ信 号を生成する時間に大きく依存しており、桁上げ信号生 成回路が加算器全体の処理速度を決める重要な支配要因 となっている。このため、従来から桁上げ信号生成回路 を高速化する手法が検討されてきた。

【0004】従来の桁上げ信号生成回路の高速化技術と しては、エヌ・エッチ・イー ウェステ、ケー エシュ ライアン著, プリンシプルズ オブ シーモス ブイエ ルエスアイ デザイン - ア システムズ パースペ クティブ, 第2版, アディソンーウェズレー出版社, 第 526頁~第531頁, 1993年(N.H.E. Westeand K. Eshraqhian, Principles of CMOS VLSI Design-A S ystems Perspective, second edition, Addison-Wesle y, pp. 526-531, 1993) に記載のようなダイナミック回 路(ドミノ回路)を用いたCMOS 論理回路がある。ド ミノ論理回路は、高速回路技術として一般的に広く知ら れている。

【 0005 】上記従来技術では、4 ビットの2 進データ a o a 1 a 2 a 3とb o b 1 b 2 b 3を加算する場合、ま ず、下記のブール代数式(1)と式(2)に示すように 上位からj ビット目のデータa; とb; の論理積から生 成信号gjを生成し、ajとbjの論理和から伝搬信号 p; を生成する。次に、式(3) に示すようにこれらの 生成信号g ; と伝搬信号p ; を用いて4 ビットの桁上げ 信号C4bitを生成している。

従来技術はこれらの信号 g_i , p_j , C^{4bil} をドミノ論理 40 力される。例えば、 a_i , b_i の両方が論理値1に成った 場合には、トランジスタ301,302が導通し、イン バータ304の入力が論理値0になり、桁上げ生成信号 g」が論理値1 になる。

> 【0009】図10の伝搬信号生成回路では、311が クロック信号CKが入力されるプリチャージ用PMOS トランジスタ、314がCMOSインバータである。 NM OSトランジスタ312,313にはデータa; とb; が 入力されている。クロック信号CKが論理値1のとき、 データa; とb; の論理和である伝搬信号p; がインバ

【 0010】図1104 ビットの桁上げ信号生成回路では、図9 と図10 の回路によって生成された生成信号g 0 $\sim g$ 3 と伝搬信号p 0 $\sim p$ 3 とが、それぞれに対応するトランジス9323 ~ 328 に入力されている。プリチャージ用P MOSトランジス9321 に入力される9 9 9 信号CKが論理値1 のとき、前記式(3) で表わされた論理演算が実行され、その結果である桁上げ信号C 10 がインバー9329 から出力される。

[0011]

【 発明が解決しようとする課題】上記従来技術では、デ 10 ータa; とb; から4 ビットの桁上げ信号C 16i が生成されるまでの信号処理時間は、図9 のNMOSトランジスタ302,303とインバータ304 の動作時間と、図11のNMOSトランジスタ322,324,326,328とインバータ329の動作時間で決まる。すなわち、信号処理速度が、縦積みに接続されたNMOSトランジスタ2+4個とインバータ2個の動作時間によ*

【 0012】本発明の主な目的は、桁上げ信号生成回路をさらに高速化することにある。論理的な工夫によって、従来技術よりも縦積み接続されたNMOSトランジスタの個数を削減し、回路動作時間を短縮することが狙いである。

[0013]

*って支配されている。

[0014]

$$p_0 = a_0 + b_0 \qquad \cdots (4)$$

$$H_{i, i+1} = a_{i} \cdot b_{i} + a_{i+1} \cdot b_{i+1} (i = 0, 2) \qquad \cdots (5)$$

$$I_{1,2} = (a_1 + b_1) \cdot (a_2 + b_2) \qquad \cdots (6)$$

$$C_{1,2} = (a_1 + b_1) \cdot (a_2 + b_2) \qquad \cdots (7)$$

式(4) ~式(7) をドミノ論理回路で構成した場合、式(4) は縦積みNMOSトランジスタ1 個とインバータ1 個の回路、式(5) と式(6) は縦積みトランジスタ2 個とインバータ1 個の回路、式(7) は縦積みトランジスタ3 個とインバータ1 個の回路で構成される。式(4) ~式(6) の信号処理は並行できるので、データa; とb; から桁上げ信号C 4bitを生成するまでの信号処理時間は、式(5) または式(6) の処理時間と式(7) の処理時間とに依存する。したがって、桁上げ信 30号C 4bit の生成時間は縦積みN MOSトランジスタ2 +3 個とインバータ2 個の動作時間で決まり、従来技術に※

※比べて縦積みトランジスタ数を1個削減できる。

【 0015】本発明の第2の手段では、データa 0 a 1 a 2 a 3 2 b 0 b 1 b 2 b 3 の反転信号a 0 B a 1 B a 2 B a 3 B 2 b 0 B b 1 B b 2 B b 3 B 2 利用して、まず式(8)で表わされる信号p 0 B 2 と式(9)で表される信号H₁,1 1 B 2 と式(10)で表わされる信号I 1 2 B を生成する。次に、これらの信号p 0 B, H₁,1 1 1,2 B を用いて式(11)で表わされる4 ビットの桁上げ信号の反転信号C 4 b 1 B 2 を生成する。

[0016]

式(8) ~式(11) をドミノ論理回路で構成した場合、式(8)~式(11) はいずれも 縦積みNMOSトランジスタ数が2 個でインバータ1 個の回路になる。したがって、データa; とb; から桁上げ信号の反転信号C 40 いる Bを生成するまでの信号処理時間は、縦積みトランジスタ2+2 個とインバータ2 個の動作時間で決まり、上記第1 の手段に比べて縦積みトランジスタ数をさらに1 個削減できる。

[0017]

【 発明の実施の形態】まず、本発明による4 ビット 桁上 げ信号生成回路の第1 の実施例を図1 〜図4 により 説明 する。図1 〜図4 は、それぞれ式(4) 〜式(7) に対応する論理演算を行うドミノ回路を示す。

【0018】図1は、4ビットの2進データの上位から 50

Oビット目のデータa o とb o の論理和すなわち伝搬信号p o を生成する回路である。この回路は、クロック信号CKが入力されるPMOSトランジスタ101と、データa o が入力されるNMOSトランジスタ102と、データb o が入力されるNMOSトランジスタ103と、CMOSインバータ104から構成されている。PMOSトランジスタ101の上部ノードは電源に、NMOSトランジスタ102と103の下部ノードはグランドに接続されている。

【 0019】クロック信号CKが論理値0の時、ドミノ回路はプリチャージ期間にある。この期間にはa o とb o の論理演算が行われず、インバータ104の出力が論理値0になる。CKが論理値1になると、ドミノ回路がエバリュエーション期間に入り、式(4)に対応するa

を生成する。この回路は、プリチャージ用P MOSトランジスタ131と、信号 p_0 , $H_{0.1}$, $H_{2.3}$, $I_{1.2}$ が入力されるN MOSトランジスタ132, 133, 134, 135と、インバータ136 から構成されている。 【0025】エバリュエーション期間において、図4 の

回路により 桁上げ信号C 4bi 1 が生成される時間は、縦に3 個並んだN MOSトランジスタ132,133,134 がダイナミックノードをディスチャージする時間と、インバータ136 が動作する時間との和に依存してい

インバータ136 が動作する時間との和に依存している。

oとboの論理和の演算が行われる。データao, boの どちらか一方が論理値1になると、インバータ104の 入力信号が論理値0になり、出力信号すなわち伝搬信号 p o が論理値1 になる。この回路の信号処理時間は、ト ランジスタ102または103によりダイナミックノー ド(PMOSとNMOSの間のノード)のチャージが引 き抜かれる時間と、ダイナミックノードの信号遷移がイ ンバータ104を介して出力される時間との和になる。 【 0020】 図2は、4ビットの上位から;ビット目(; =0 または2) のデータa: とb:の論理積すなわち生 成信号g: を生成し、i +1 ビット 目のデータa:+1と bi+iとの論理積すなわち生成信号gi+iを生成し、gi とg:+1の論理和信号H:,:+1を生成する回路である。 プリチャージ用P MOSトランジスタ111と、データ ai, bi, ai+i, bi+iが入力されるNMOSトランジ スタ112, 113, 114, 115と、インバータ1 16から構成されている。

【 0022】図3 は、4 ビットの上位から1 ビット目のデータa 1 とb 1 の論理和すなわち伝搬信号p 1 を生成し、2 ビット目のデータa 2 とb 2 の論理和すなわち伝搬信号p 2 を生成し、p 1 とp 2 の論理積信号I 1.2 を生成する回路である。プリチャージ用P MOSトランジ 30 スタ121と、データa 1, b 1, a 2, b 2が入力されるNMOSトランジスタ122,123,124,125と、インバータ126 から構成されている。

【 0023】この回路がエバリュエーション期間に入ると、式(6)に対応する論理積信号I 1.2が出力される。プリチャージ期間には信号I 1.2が論理値0になる。エバリュエーション期間にNMOSトランジスタ122と123の少なくとも一方と、124と125の少なくとも一方とがオン状態になった場合に信号I 1.2の論理値が0から1に切り替わる。信号処理時間は、縦2個同時に導通したNMOSトランジスタがダイナミックノードをディスチャージする時間と、インバータ 126が動作する時間との和で決まる。

【 0024】図4 は、図1 から出力された伝搬信号p o と図2 から出力された信号Ho.1, H2.3と図3 から出力された信号Ho.1, H2.3と図3 から出力された信号I 1.2とを受けて、式(7) に対応する論理演算を行い、4 ビット 桁上げ信号C 4bi を生成する回路である。信号I 1.2 と信号H2.3の論理積をとり、この論理積と信号Ho.1の論理和をとり、この論理和と伝搬信号p o の論理積をとることにより、桁上げ信号C 4bi 50

【0026】ここまで図1~図4の回路動作を個別に述べてきたが、データa;とb;から4ビットの桁上げ信号C4bitが生成されるまでの信号処理時間は、前段の図1~図3の回路動作時間と後段の図4の回路動作時間との合計になる。前段の図1~図3の回路において動作速度を比較すると、上述したように、図1の回路は縦積みNMOSトランジスタ数が1個であり、図2と図3の回路は縦積みNMOSトランジスタ数が2個であるので、図2または図3の回路の方が図1の回路より遅く動作する。したがって、第1の実施例の総合的な桁上げ信号生成時間は、図2または図3の回路の一方と図4の回路の動作時間によって決まる。すなわち、桁上げ信号C4bitの生成時間は、縦積みNMOSトランジスタ2+3個の動作時間とインバータ2個の動作時間の和になる。

【 0 0 2 7 】本発明の第1 の実施例と従来例の回路構成を比較すると、従来例では前段の図9 と図1 0 の回路で生成信号g; と伝搬信号p; を生成し、後段の図1 1 の回路で信号g; とp; から桁上げ信号C 4bitを生成している。これに対して、本実施例では前段の図2 と図3 の回路で予め生成信号g; と伝搬信号p; の論理積や論理和を演算しておき、後段の図4 の回路で桁上げ信号C 4bitを生成している。言い換えれば、従来例の後段の図1 1 の論理演算の一部を、本実施例では前段の図2 と図3 の回路で前倒ししている。これによって、第1 実施例は従来例に比べて後段回路の演算処理を軽減し、後段回路の縦積みNMOSトランジスタ数を従来の4 個から3 個に削減することができた。

【 0 0 2 8 】本実施例の図2 や図3 の前段回路は従来例の図9 の前段回路に比べて複雑になるが、縦積みNMO Sトランジスタ数が同じ2 個に保たれるので、図9 の回路動作時間と図2 や図3 の回路動作時間とに顕著な差はない。したがって、前段と後段を合わせた総合的な桁上げ信号生成時間を比較すると、本実施例は従来例に比べて約1 5 %短縮することができ、加算器の高速化を実現することができる。

【 0029】なお、本発明による縦積みトランジスタ数の削減すなわち論理演算処理の軽減は、回路方式を問わず本質的に論理回路の高速化に有効である。第1 実施例では高速C MOS 回路として一般的なC MOS ドミノ回路を採用したが、この他にもスタティック C MOS 回

路, Bi CMOS 回路, バイポーラECL 回路においても効果があることは明らかである。

【 0030】また、本実施例では4ビットの桁上げ信号生成回路を例に挙げたが、本発明をより多ビットの桁上げ信号生成回路に応用できることは言うまでもない。nビット(nは4以上の整数)の桁上げ信号生成回路に拡張する場合には、式(5)と式(6)に倣って2進デー*

*夕a o a 1 a 2 a 3…a nとb o b 1 b 2 b 3…b nから式 (12)に示す信号Hi, i+1と式(13)に示す信号I k,k+1 を生成し、これらの信号を用いて式(7)に準ず る論理演算を行い、桁上げ信号C nbitを生成すればよ い。

[0031]

 $\begin{aligned} &H_{i,\,i+1} = a_{\,i} \cdot b_{\,i} + a_{\,i+1} \cdot b_{\,i+1} \, (\,\, i \,\, = 0 \,\,, \,\, 2 \,\,, \,\, \cdots, \,\, n \,\, - 2 \,\,) & \cdots (\,\, 1 \,\, 2 \,\,) \\ &I_{\,\,k,\,k+1} = (\,\, a_{\,k} + b_{\,k}) \cdot \,\, (a_{\,k+1} + b_{\,k+1}) \, (\,\, k \,\, = 1 \,\,, \,\, 3 \,\,, \,\, \cdots, \,\, n \,\, - 3 \,\,) \end{aligned}$

30

…(13) 聖しの手ので対けて、ナイ

次に、本発明による4 ビット 桁上げ信号生成回路の第2 の実施例を図5 〜図8 により 説明する。図5 〜図8 は、それぞれ式(8) 〜式(11) に対応する論理演算を行うドミノ回路を示す。第2 実施例では、第1 実施例のように4 ビットの2 進データa o a 1 a 2 a 3とb o b 1 b 2 b 3の論理演算をそのまま行うのではなく、データの反転信号a o B a 1 B a 2 B a 3 B と b o B b 1 B b 2 B b 3 B の論理演算を行う。

【 0032】図5の回路はa 0Bとb 0Bを受けて伝搬信号p 0の反転信号p 0B(図1の出力の反転信号)を生成 20 する回路、図6の回路はa 0B, b 0B, a 2B, b 2Bを受けて信号Hi,i+1の反転信号Hi,i+1B(図2の出力の反転信号)を生成する回路、図7の回路はa 1B, b 1B, a 2B, b 2Bを受けて信号I 1,2の反転信号I 1,2 B(図3の出力の反転信号)を生成する回路、図8は信号p 0B, Hi,i+1B, I 1,2Bを受けて桁上げ信号C 4bitの反転信号C 4bitの反転信号C 4bitの反転信号C 4bit の反転信号C 4bit B(図4の出力の反転信号)を生成する回路である。

【 0033】図5 から図8 に示した回路は、それぞれ、プリチャージ用P MOSトランジスタ201,211,221,231と、反転信号a oB, b oB, a iB, b iB, a iB, b iB, a iB, b iB, a iB, a

【 0034】図5の回路動作は、図面から明らかなように、入力信号と出力信号が異なる以外は前述した図9の回路動作と同じである。同様に、図6は図3と、図7は図2と同じ回路動作を行う。

【 0 0 3 5 】 図8 の回路では、図5 からの信号p oBと図6 からの信号H o. 1 B, H 2. 3 B と図7 からの信号I 1. 2 B が入力され、式(11)に対応して、信号H 2. 3 B と信号I 1. 2 B の論理和をとり、この論理和と信号H o. 1 B の論理積をとり、この論理積と信号p o B の論理和をとることにより、析上げ信号の反転信号C 4 bi 1 B を生成する。エバリュエーション期間において、図8 の回路動作時間は、N M O S トランジスタ234と235 の少なくとも一方とN M O S トランジスタ232とがダイナミックノードをディスチャージする時間と、インバータ2 50

3 6 が切り替わる時間との和で決まる。すなわち、図8 の回路動作時間の支配要因である縦積みN MOSトランジスタ数は2 個である。

【0036】本実施例において、データの反転信号a;Bとb;Bから4ビットの桁上げ信号の反転信号C4bitBが生成されるまでの総合的な信号処理時間は、前段の図5~図7の回路動作時間と後段の図8の回路動作時間との合計になる。前段回路の動作時間は図6または図7の2個の縦積みトランジスタとインバータ1個で決まり、後段回路の動作時間は図8の2個の縦積みトランジスタとインバータ1個で決まっているので、信号C4bitBの総生成時間は、縦積みNMOSトランジスタ2+2個の動作時間とインバータ2個の動作時間の和になる。したがって本実施例の縦積みトランジスタ数は、従来例に比べて2個、第1実施例に比べて1個削減されている。

【0037】本実施例では、前記第1の実施例の図4の 正論理を反転論理で組み替えることによって、縦に直列 接続されたNMOSトランジスタを横に並列に並び替え て、縦積みトランジスタ数を削減することができた。本 実施例はデータa o a i a 2a 3とb o b i b 2 b 3の反 転信号a oB a 1B a 2B a 3Bとb oB b 1B b 2Bb 3B を必要とするが、これらのデータ 反転信号が加算器 の桁上げ信号生成回路以外の部分で予め生成されている 場合には、図5 ~図7 に示した前段回路の直前にデータ を反転するための回路を新たに付与する必要はない。ま た、図8に示した後段回路の出力C 4bit B を受ける論理 回路を反転論理で組めば、C 4bi 1Bを反転させてC 4bi 1 に戻すための回路を別個に設ける必要がなくなる。した がって、第2 実施例の桁上げ信号生成回路の総合的な信 号処理時間は、図5 から図8 の回路動作時間を考慮して おけばよい。結果的に、本実施例の処理時間は従来例に 比べて約25%、第1の実施例に比べて約14%短縮さ れており、第1の実施例に対してさらに加算器の高速化 を進めることができる。

【 0038】 最後に、本発明による16ビット 桁上げ信号生成回路の第3の実施例を図12により説明する。本実施例では、第1の実施例で示した4ビット 桁上げ信号生成回路をベースに16ビットの桁上げ信号生成回路を構成している。加算器の桁上げ信号生成以外の部分の論

10

理構成とのバランスを考えて、4 ビット 毎に桁上げ信号を出力させている。

*説明の末尾に述べた式(12),(13)と下記の式(14)~(20)とに対応する論理演算を行う。

【 0039】本実施例では、式(2)と第1の実施例の*

[0040]

```
C^{4bit}_{i,i+3} = p_{i} \cdot (H_{i,i+1} + I_{i+1,i+2} \cdot H_{i+2,i+3}) \quad (i = 0, 4, 8, 12) \qquad \qquad \cdots (14)
P^{4bit}_{j,j+3} = p_{j} \cdot I_{j+1,j+2} \cdot p_{j+3} (j = 0, 4, 8) \qquad \cdots (15)
H^{8bit}_{k,k+4} = C^{4bit}_{k,k+3} + C^{4bit}_{k+4,k+7} (k = 0, 8) \qquad \cdots (16)
I^{8bit}_{4,8} = P^{4bit}_{4,7} \cdot P^{4bit}_{8,11} \qquad \cdots (17)
C^{16bit}_{0,15} = P^{4bit}_{0,3} \cdot (H^{8bit}_{0,4} + I^{4bit}_{4,8} \cdot H^{8bit}_{8,12}) \qquad \cdots (18)
C^{12bit}_{4,15} = C^{4bit}_{4,7} + I^{8bit}_{4,8} \cdot H^{8bit}_{8,12} \qquad \cdots (19)
C^{8bit}_{8,15} = P^{4bit}_{8,11} \cdot H^{8bit}_{8,12} \qquad \cdots (20)
```

図1 2 に示す1 6 ビット 桁上げ信号生成回路は、大きく分けて、4 ビット 毎の桁上げ信号の生成を行う 論理ブロック1 1 0 1 ~1 1 0 4 と、これらの論理ブロックから出力された信号をまとめて1 6 ビット の桁上げ信号を生成する論理ブロック1 2 0 1 から成る。

【 0041】論理ブロック1101には、16ビットの うち0 ビット目から3 ビット目のデータa o a 1 a 2 a 3とb 0 b 1 b 2 b 3が入力される。論理ブロック110 1 に含まれる回路1001と1002は式(12)の演 算を行うドミノ回路(図2と同様),回路1003と1 005は式(2)の演算を行う回路(図1と同様),回 路1004は式(13)の演算を行う回路(図3と同様) である。回路1011は、回路1001の出力Ho.1と 回路1002の出力H2,3と回路1003の出力p o と 回路1004の出力I 1,2 とを受けて式(14)の演算 を行い、0~3ビット目の4ビット分の桁上げ信号C 4bi to, 3を出力する回路である(図4と同様)。回路1 012は、回路1003の出力poと回路1004の出 30 カI 1,2 と回路1005の出力p 3 とを受けて式(1 5)の演算を行い、信号P 4bito,3 を出力する回路であ る(回路図は示していないが当該技術者であればドミノ 回路で容易に構成できる)。

【 0 0 4 2 】 論理ブロック1 1 0 2 , 1 1 0 3 の回路構成は論理ブロック1 1 0 1 と 同様である。 論理ブロック1 1 0 2 は4 ~7 ビット 目のデータa 4 a 5 a 6 a 7 と b 4 b 5 b 6 b 7を受けて、4 ビット 分の桁上げ信号C 4bi 1 4,7を信号P 4bi 1 4,7を出力する。 論理ブロック1 1 0 3 は8 ~1 1 ビット 目のデータa 8 a 9 a 10 a 11 と b 8 b 9 b 10 b 11を受けて、桁上げ信号C 4bi 1 8,11と信号P 4bi 1 8,11 と信号P 4bi 1 8,11 を出力する。 論理ブロック1 1 0 4 の回路構成は、 論理ブロック1 1 0 1 から回路1 0 0 5 と 1 0 1 2 を除いたものと同様である。 論理ブロック1 1 0 4 は 1 2 ~1 5 ビット 目のデータa 12 a 13 a 14 a 15 と b 12 b 13 b 14 b 15を受けて、桁上げ信号C 4bi 1 12,15を出力する。

【 0043】論理ブロック1201は回路1021~1 023と回路1031~1033から成る。回路102 1は、論理ブロック1101と1102から出力された 50 信号C 4bit 0,3とC 4bit 4,7を受けて式(16)に示す論理和演算を行い信号H 8bit 0.4を出力する。回路1023 も、回路1021と同様に信号C 4bit 8,11とC 4bit 12,15を受けて信号H 8bit 8,12を出力する。回路1022は、論理ブロック1102と1103から出力された信号P 4bit 4,7とP 4bit 8,11を受けて式(17)の演算を行い、信号I 8bit 4,8を出力する。

【 0 0 4 4 】回路1 0 3 1 は、回路1 0 1 2 から出力された信号P 4 bi 1 0 1 3 と回路1 0 2 1 ~1 0 2 3 から出力された信号H 8 bi 1 0 1 2 1 ~1 0 2 3 から出力された信号H 8 bi 1 0 1 2 1 ~1 0 2 3 から出力された信号H 8 bi 1 0 1 3 2 は、回路1 1 0 2 から出力された信号C 4 bi 1 4 1 7 と回路1 0 2 2 1 0 2 3 から出力された信号C 4 bi 1 2 1 2 1 2 を受けて4~1 5 ビット目の1 2 ビット分の桁上げ信号C 1 2 bi 1 4 1 2 を生成する回路である。回路1 0 3 3 は、回路1 1 0 3 から出力された信号H 8 bi 1 8 1 1 2 を受けて8~1 5 ビット目の8 ビット分の桁上げ信号C 8 bi 1 8 1 1 2 を生成する回路である。

【 0045】以上のようにして、本実施例では、論理ブロック1201から4ビット毎に区分けした桁上げ信号 $C^{16bit_0,15}$ と $C^{12bit_4,15}$ と $C^{8bit_8,15}$ と $C^{4bit_{12,15}}$ を出力させている。

【 0046 】上記第3 の実施例によれば、各論理ブロック1101~1104 において第1 実施例で述べたと同様の高速化が図られている。各要素回路で縦積みNMO Sトランジスタ数が3 個以下に抑えられており、ドミノ回路の高速動作が可能である。第3 の実施例は従来技術による回路構成に比べて、16 ビットのデータから桁上げ信号 $C^{16bilo.15}$ が生成されるまでの総合信号処理時間を約15%短縮することができた。

【 0 0 4 7 】なお、上記第3 の実施例は第1 の実施例の正論理回路に基づいて構成したが、第2 の実施例に示したような反転信号による負論理回路でも構成できることは明らかである。負論理回路で構成した場合、第3 の実施例は従来技術による回路構成に比べて、1 6 ビットのデータから桁上げ信号C 16bi 10.15 が生成されるまでの

総合信号処理時間を約23%短縮することができる。また、第3の実施例では16ビット桁上げ信号生成回路の一例を示したが、本発明による論理回路構成を32ビットや64ビットに拡張できることは言うまでもない。本発明に基づく論理演算の先行処理とこれによる縦積みトランジスタ数の削減は、さまざまな桁上げ信号生成回路の高速化にとって広く効果を発揮し得る。

[0048]

【 発明の効果】本発明によれば、桁上げ信号生成回路を構成する前段回路と後段回路に関して、前段回路で後段 10 回路の論理演算の一部を先行処理することにより、前段回路の演算を担う縦積みNMOSトランジスタ数を増加させずに後段回路の縦積みトランジスタ数を削減できる。したがって、前後段合わせた総合的な桁上げ信号生成時間を短縮でき、情報処理装置における加算器を高速化できる効果がある。

【 0049】また、本発明によれば、桁上げ信号生成回路を負論理回路(反転信号による論理回路)で構成することにより、後段回路の縦積みのNMOSトランジスタを横に並び替えることができる。したがって、後段回路 20の演算時間の支配要因である縦積みトランジスタ数を削減でき、さらに桁上げ信号生成回路ひいては加算器を高速化できる効果がある。

【 0050】なお、本発明による縦積みトランジスタ数の削減すなわち論理演算処理の軽減は、回路方式に関わらず本質的に論理回路の高速化に有効であり、多ビットの桁上げ信号生成回路においてその効果を大いに発揮する。

【図面の簡単な説明】

【 図1 】本発明の第1 実施例において伝搬信号p 。 を生 30 成する回路の回路図。

【 図2 】本発明の第1 実施例において信号H;,;+1を生成する回路の回路図。

【 図3 】本発明の第1 実施例において信号I 1,2 を生成する回路の回路図。

【 図4 】本発明の第1 実施例において4 ビット 桁上げ信号を生成する回路の回路図。

【 図5 】本発明の第2 実施例において伝搬信号p oの反転信号P oB を生成する回路の回路図。

【 図6 】本発明の第2 実施例において信号H:::1Bを 生成する回路の回路図。

【 図7 】本発明の第2 実施例において信号I 1.2Bを生成する回路の回路図。

【 図8 】本発明の第2 実施例において4 ビット 桁上げ信号反転信号を生成する回路の回路図。

【 図9 】従来技術において生成信号g : を生成する回路の回路図。


【 図10】 従来技術において伝搬信号p: を生成する回路の回路図。

【 図1 1 】従来技術において4 ビット の桁上げ信号を生成する回路の回路図。

【 図1 2 】 本発明による第3 実施例の1 6 ビット 桁上げ 信号生成回路の論理図。

【符号の説明】

101,111,121,131,201,211,2
21,231,301,311,321…プリチャージ
用P MOSトランジスタ、102,103,112~1
15,122~125,132~135,202,20
3,212~215,222~225,232~23
5,302,303,312,313,322~328
…NMOSトランジスタ、104,116,126,1
36,204,216,226,236,304,31
4,329…CMOSインバータ、1001~100
5,1011,1012,1021~1023,103
1~1033…回路、1101~1104,1201…
論理プロック。



【図12】

